Апаратна реалізація процедур множення і ділення багаточленів у скінченних полях

Обґрунтовано необхідність апаратної або апаратно-програмної реалізації операцій у полях Галуа, зокрема показано, що процедуру множення та ділення багаточленів з коефіцієнтами, що належать основному скінченному полю, доцільно реалізовувати апаратними засобами. Зазначено, що процедури множення та ділення доцільно реалізовувати у вигляді окремих функціональних блоків. Побудовано формули, які дають можливість відкинути такти підсумовування з нульовими значеннями при виконанні множення. Наведено схеми обчислень коефіцієнтів при множенні та діленні, а також схеми функціональних блоків для реалізації процедури множення та ділення багаточленів у полі GF(N). Показано, що апаратна реалізація процедур множення та ділення багаточленів у скінченних полях забезпечує істотне підвищення ефективності обчислень.

Рік видання: 
2012
Номер: 
5
УДК: 
681.3.04
С. 61—66. Іл. 5. Бібліогр.: 12 назв.
Література: 

1. V. Patel and K.S. Gurumurthy, “Arithmetic operations in Multi-Valued logic”, VLSICS, vol. 1, no. 1, pp. 21—32, 2010.
2. P. Kisos et al., “An efficient reconfigurable multiplier architecture for Galois field GF(2m)”, Microelectronics J., vol. 34, 975—980, 2003.
3. Ch.-Yng Lee and P.K. Meher, “Efficient bit-parallel multipliers over finite fields GF(2m)”, Comput. and Electrical Eng., vol. 36, pp. 955—968, 2010.
4. L. Batina et al., “Hardware architectures for public key cryptography”, Integration, The VLSI J., vol. 34, 2003, pp. 1—64.
5. M. Morales-Sandoval et al., “An area/performance tradeoff analysis of a GF(2m) multiplier architecture for elliptic curve cryptography”, Comput. and Electrical Eng., vol. 35, pp. 54—58, 2009.
6. S. Serdar et al., “Erdem Polynomial Basis Multiplication over GF(2m)”, Acta Appl. Math., pp. 33—55, 2006.
7. H. Wu, “Bit-parallel finite field multiplier and squarer using polynomial basis”, IEEE Trans. Comput., vol. 51, no. 7, pp. 750—758, 2002.

Текст статтіРозмір
2012-5-10.pdf303.04 КБ