Аппаратная реализация процедур умножения и деления многочленов в конечных полях

Обоснована необходимость аппаратной или аппаратно-программной реализации операций в полях Галуа, а именно показано, что процедуру умножения и деления многочленов с коэффициентами, которые приналежат основному конечному полю, целесообразно реализовывать аппаратными средствами. Отмечено, что процедуры умножения и деления целесообразно реализовывать в виде отдельных функциональных блоков. Построены формулы, которые позволяют не выполнять такты суммирования с нулевыми значениями при выполнении умножения. Приведены схемы вычислений коэффициентов при умножении и делении, а также схемы функциональных блоков для реализации процедуры умножения и деления многочленов в поле. Показано, что аппаратная реализация процедур умножения и деления многочленов в конечных полях обеспечивает значительное повышение эффективности вычислений.

Год издания: 
2012
Номер: 
5
УДК: 
681.3.04
С. 61—66. Іл. 5. Бібліогр.: 12 назв.
Литература: 

1. V. Patel and K.S. Gurumurthy, “Arithmetic operations in Multi-Valued logic”, VLSICS, vol. 1, no. 1, pp. 21—32, 2010.
2. P. Kisos et al., “An efficient reconfigurable multiplier architecture for Galois field GF(2m)”, Microelectronics J., vol. 34, 975—980, 2003.
3. Ch.-Yng Lee and P.K. Meher, “Efficient bit-parallel multipliers over finite fields GF(2m)”, Comput. and Electrical Eng., vol. 36, pp. 955—968, 2010.
4. L. Batina et al., “Hardware architectures for public key cryptography”, Integration, The VLSI J., vol. 34, 2003, pp. 1—64.
5. M. Morales-Sandoval et al., “An area/performance tradeoff analysis of a GF(2m) multiplier architecture for elliptic curve cryptography”, Comput. and Electrical Eng., vol. 35, pp. 54—58, 2009.
6. S. Serdar et al., “Erdem Polynomial Basis Multiplication over GF(2m)”, Acta Appl. Math., pp. 33—55, 2006.
7. H. Wu, “Bit-parallel finite field multiplier and squarer using polynomial basis”, IEEE Trans. Comput., vol. 51, no. 7, pp. 750—758, 2002.

Полнотекстовый документSize
2012-5-10.pdf303.04 KB